集成电路
用光刻技术制造的芯片上的电子电路
此條目介紹的是單獨的一塊的微芯片。关于由多個微芯片組合而成的完整芯片，请见「芯片组」。集成电路（香港作集成電路，台湾作積體電路），指的是在電子學中是一種將電路（主要包括半導體裝置，也包括被動元件等）集中製造在半導體晶圓表面上的小型化方式。
| 「integrated circuit」的各地常用譯名 | |
|---|---|
 | |
| 中国大陸 | 集成电路 |
| 臺灣 | 積體電路 |
| 港澳 | 集成電路 |
| 「microchip」的各地常用譯名 | |
|---|---|
| 中国大陸 | 微芯片 |
| 臺灣 | 微晶片 |
| 港澳 | 微芯片 |
前述將電路製造在半導體晶片表面上的積體電路，又稱薄膜（thin-film）積體電路。另有一種厚膜（thick-film）集成电路（hybrid integrated circuit）[1][註 1]是由独立半导体设备和被动元件集成到基板或线路板所构成的小型化电路[註 2]。
别称、傑佛理·杜莫、西德里·達林頓、樽井康夫都開發出了原型，現代的積體電路則是由傑克·基爾比在1958年發明，並因此榮獲2000年諾貝爾物理獎。同時間發展出近代實用的積體電路的羅伯特·諾伊斯，卻早在1990年就過世。
集成电路对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的元件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于元件快速开关，消耗更低能量，因为元件很小且彼此靠近。2006年，芯片面积从几平方毫米到350 mm²，每mm²可以达到一百万个晶体管。
第一個集成電路雛形是由傑克·基爾比於1958年完成的，其中包括一個雙極性晶體管，三個電阻和一個電容器，相較於現今科技的尺寸來講，體積相當龐大。
根據一個芯片上集成的微電子器件的數量，集成電路可以分為以下幾類：
- 小型積體電路（SSI, Small Scale Integration）邏輯閘10個以下或 電晶體100個以下。
- 中型積體電路（MSI, Medium Scale Integration）邏輯閘11~100個或 電晶體101~1k個。
- 大型積體電路（LSI, Large Scale Integration）邏輯閘101~1k個或 電晶體1,001~10k個。
- 超大型積體電路（VLSI, Very Large Scale Integration）邏輯閘1,001~10k個或 電晶體10,001~100k個。
- 極大型積體電路（ULSI, Ultra Large Scale Integration）邏輯閘10,001~1M個或 電晶體100,001~10M個。
- 巨大規模積體電路（GSI, Giga Scale Integration）逻辑门1,000,001個以上或電晶體10,000,001個以上。
而根據處理信号的不同，可以分為模拟集成电路、数字集成电路、和兼具類比與數位的混合訊號積體電路。
集成电路的发展（以電鍍為主參見Damascene）。[2][3][4]主要的製程技術可以分為以下幾大類：黃光微影、蝕刻、擴散、薄膜、平坦化製成、金屬化製成。
IC由很多重叠的层组成，每层由影像技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连接（过孔或接触层）。所有的元件由这些层的特定组合构成。
- 在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。
- 电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。
- 电容结构，由于尺寸限制，在IC上只能产生很小的电容。
- 更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。
因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型元件（如双极性晶体管）消耗的电流少很多，也是現在主流的元件。透過電路的設計，将多顆的電晶體管畫在矽晶圓上，就可以畫出不同作用的集成电路。
随机存取存储器是最常见类型的集成电路，所以密度最高的设备是記憶體，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。元件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光元件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。
在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25％，但是对于低产出，大型和/或高成本的设备，可以忽略不计。
在2005年，一个制造厂（通常称为半导体工厂，常簡稱fab，指fabrication facility）建设费用要超过10亿美元，因为大部分操作是自动化的。
封装（SOIC）为例，比相等的DIP面积少30－50%，厚度少70%。这种封装在两个長邊有海鷗翼型引脚突出，引脚間距为0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封装。1990年代，尽管PGA封装依然经常用于高端微处理器。PQFP和thin small-outline package（TSOP）成为高引脚数设备的通常封装。Intel和AMD的高端微处理器现在从PGA（Pine Grid Array）封装转到了平面网格阵列封装（Land Grid Array，LGA）封装。
球柵陣列封裝封装从1970年代开始出现，1990年代开发了比其他封装有更多管脚数的覆晶球柵陣列封裝封装。在FCBGA封装中，晶片被上下翻转（flipped）安装，通过与PCB相似的基层而不是线与封装上的焊球连接。FCBGA封装使得输入输出信号阵列（称为I/O区域）分布在整个晶片的表面，而不是限制于晶片的外围。
如今的市場，封裝採用技術與特性已經非常複雜，也已經是獨立出來的一環，封裝的技術也會影响到產品的品質及良率。
報刊
参考文献 拼合積體電路 hybrid integrated circuit （页面存档备份，存于互联网档案馆）、併合積體電路 hybrid integrated circuit - 2003年6月《資訊與通信術語辭典》 （页面存档备份，存于互联网档案馆），國家教育研究院
延伸閱讀 – Miniaturized electronic circuit – J. S. Kilby
- 集成電路模具製造
- Zeptobars （页面存档备份，存于互联网档案馆） – Yet another gallery of IC die photographs
- YouTube上的Silicon Chip Wafer Fab Mailbag – A look at some equipment and wafers used in the manufacturing of silicon chip wafers
参见电子学主题
信息技术主题
工程主题